NVIDIA cuOptのmPDLPによる1億変数超の大規模数理最適化スケーリング
mPDLPのアーキテクチャと分散数理最適化の仕組み
サプライチェーンの複雑化や分散型エネルギーグリッドのリアルタイム制御に伴い、解決すべき線形計画（LP）問題の規模は爆発的に拡大している。単一のGPUではメモリ容量の限界を超えたり、収束に何時間も要したりするボトルネックが存在した。NVIDIA cuOptに導入された**mPDLP（Multi-GPU Primal-Dual Hybrid Gradient for Linear Programming）**は、NVLinkで接続されたマルチGPU環境を活用し、大規模なLP問題を分散処理するための画期的なソルバーである。
LP問題の基本形は以下の通り定義される：
$$\begin{aligned} \min_{x} \quad & c^\top x \ \text{s.t.} \quad & Ax = b \ & l \leq x \leq u \end{aligned}$$
PDLP（Primal-Dual Hybrid Gradient）は勾配降下法をベースとした一次法であり、本質的に並列処理とGPU親和性が高い。アルゴリズムのホットループは、スパース行列・ベクトル積（SpMV：Sparse Matrix-Vector Multiplication）とその後のマップ操作で構成されている。
従来の手法である2次元分割型D-PDLPでは、制約行列 $A$ を行と列方向に分割して各GPUに割り当てていたが、各SpMVを独立に処理するため通信オーバヘッドが課題となっていた。これに対し、cuOptのmPDLPは、連続するSpMVが $x$ および $y$ ベクトルを介して依存性を共有している点に着目している。
ミニカット分割（Min-Cut Partitioning）による通信最適化
mPDLPの中核をなす技術が**ミニカット分割（Min-Cut Partitioning）**である。このアプローチでは、2つの連続するSpMV（$x^{k+1} = A^\top y^k$ と $y^{k+1} = Ax^{k+1}$）を統合的に考慮し、制約行列の二部グラフにおけるエッジカットを最小化する形でマトリックスを分割する。
- 依存性の局所化: 入出力ベクトル間の密な結合関係を可能な限り同一GPU内に保持することで、GPU間通信（クロスGPUエッジ）の量を劇的に削減。
- NVLink/NCCLのフル活用: 高速なNVIDIA NVLinkおよびNVSwitchファブリックを背景に、NCCL（NVIDIA Collective Communications Library）を介したGPU間直接通信（GPUDirect P2P）と集合通信をオーバーヘッドなしで統合。
この結果、従来手法であるD-PDLPと比較して、ノンゼロエントリ数が $10^7$ を超える大規模インスタンスにおいて、1.2倍から2.5倍の高速化を達成している。また、最大の課題であったピークメモリ使用量についても、単一GPUでのPDLPと比較して**最大6分の1（最大21億ノンゼロのLP問題に対応）**まで削減することに成功した。
実世界アプリケーションにおけるベンチマークと成果
NVIDIA DGX B200システムを用いた100種類以上のLPインスタンスのベンチマークにおいて、mPDLPの速度向上は問題規模と強い相関を示している。ノンゼロエントリ数が $10^7$ を超える領域で顕著な効果を発揮し、PDLPの反復ステップ単体では最大11.4倍の高速化を記録した。
具体的な導入事例としても高い実績を上げている：
-
Kinaxis: 8基のNVLink接続H100 GPUを使用し、1億3,500万超の変数を持つCPG（消費財）サプライチェーンモデルで3.3倍の高速化を達成。
-
PSR: 8基のB200 GPUを使用し、1億8,500万の変数を持つ確率論的エネルギー拡張モデルにおいて5倍以上の高速化を実証。
これにより、これまで数時間〜数日を要していた極大規模の意思決定最適化問題が、実用的な計画ウィンドウ内に収まるようになる。
開発者・エンジニア視点での考察
-
スパース行列の構造解析とグラフパーティショニングの自動化: mPDLPの性能は、対象とするLP問題の疎行列の構造（スパーシティ）とエッジカット率に大きく依存する。開発者は、カスタム問題を投入する際、前処理段階でのミニカット分割が効率的に機能するような行列の並び替え（レオーダリング）や、問題定式化時の制約の持たせ方に留意する必要がある。
-
メモリフットプリントの劇的な圧縮によるスケーラビリティ: 単一GPUではOOM（Out of Memory）を引き起こしていた1億変数規模の問題に対し、マルチGPU全体でメモリを分散し、かつピークメモリを最大1/6に抑えられる点は、エッジAIや大規模シミュレーションをオンプレミス環境で完結させる上で大きなアドバンテージとなる。
-
NCCL・NVLinkトポロジを意識したハードウェアサイジング: mPDLPの通信オーバーヘッドを最小限に抑えるには、PCIe接続ではなく、完全なNVLink / NVSwitchファブリックで結合されたノード構成（DGX環境など）を選択することが、理論性能を引き出すための必須条件となる。
Source / 元記事
この記事について
この記事は、公開されているニュース、論文、公式発表、RSSフィードなどをもとに、AIが要約・補足調査・考察を行って作成しています。
元記事の完全な翻訳・逐語的な要約ではなく、AIによる背景説明や開発者向けの考察を含みます。
重要な技術仕様・価格・提供状況などは、必ず元記事または公式情報をご確認ください。
