NVIDIA NVLink FusionとNVHBMが次世代AIインフラストラクチャを再定義：カスタムXPUと高性能メモリの統合戦略
現代のAIは、エージェントAIや数兆パラメータ規模のワークロードが主流となり、計算能力だけでなく、計算、メモリ、ストレージ、ネットワーキング、ソフトウェアが統合されたシステムとしてのインフラストラクチャ性能が不可欠となっています。NVIDIAは、この次世代AIインフラストラクチャの構築を支援するため、「NVIDIA NVLink Fusion」に次世代高帯域幅メモリ技術「NVIDIA NVHBM」を統合し、その提供を拡大しました。これにより、ハイパースケーラーやAIイノベーターは、カスタムXPU（CPUやASICなど）をNVIDIAの世界をリードするAIプラットフォームにシームレスに組み込み、性能と効率を飛躍的に向上させることが可能になります。
NVLink FusionによるカスタムAIインフラストラクチャの革新
NVIDIA NVLink Fusionは、ハイパースケーラーやAIネイティブ企業がNVIDIAの世界をリードするAIインフラストラクチャプラットフォームに独自のXPUやCPUを組み込むことを可能にする、高帯域幅・低レイテンシの接続技術およびIPです。この技術は、NVIDIAの実績あるスケールアップ・スケールアウト技術スタックとエコシステム、そしてMGX™ラックスケールアーキテクチャを活用し、カスタムAIファクトリの開発複雑性を軽減し、性能を向上させ、市場投入までの時間を短縮します。
単一の統合アーキテクチャに標準化することで、NVLink Fusionはデータセンター全体の運用を簡素化し、データセンター容量の柔軟な再プロビジョニングを可能にします。また、カスタムXPUをGPUとシームレスに統合し、異種混在コンピューティングを実現します。 例えば、AmazonのAnnapurna Labsは、NVLink Fusionを活用してTrainium4チップやGraviton CPUを統合し、さらにNVHBMと連携することで、次世代クラウドスケールAIの性能を加速しています。
NVLink 6とNVLink-C2Cによる高性能接続
NVLink Fusionの中核をなすのは、第6世代NVIDIA NVLinkとNVLink Switchチップ、そしてNVLink-C2Cです。第6世代NVLinkは、72個のXPUを全対全で接続し、XPUあたり3.6 TB/sという驚異的な帯域幅を実現します。 将来的には、最大1,152個のXPUを接続するロードマップも提示されており、AI性能と投資収益率を大幅に向上させます。 単一の72アクセラレータNVLinkドメイン（NVL72）では、合計260 TB/sの帯域幅を提供し、NVIDIA Scalable Hierarchical Aggregation and Reduction Protocol (SHARP)™ FP8サポートにより、4倍の帯域幅効率を実現します。 さらに、NVLink 6は、市販のEthernetソリューションと比較して、GPU間転送のレイテンシを3分の1に、パケットレートを10倍に低減し、130 TFLOPsのインネットワークコンピューティング能力を提供します。
一方、NVIDIA NVLink-C2Cは、業界をリードするNVLink技術をチップ間インターコネクトに拡張するもので、NVIDIA Grace HopperやNVIDIA Grace CPU Superchipで初めて導入され、900 GB/sのコヒーレントな相互接続帯域幅を提供しました。 XPUとCPUを接続する際に、PCIeインターフェースの最大6倍のエネルギー効率を実現することができ、システム全体の電力効率向上に貢献します。 これらの技術は、ラック規模で多数のアクセラレータが最大帯域幅と最小レイテンシで連携することを可能にし、AIワークロードの効率的な処理を再構築します。
NVHBMによるメモリ性能と効率の飛躍的向上
NVIDIA NVLink Fusionの拡張として導入されたNVIDIA NVHBMは、次世代のハイバンド幅メモリ技術であり、XPUに高いメモリ性能と効率をもたらします。 従来のHBMアーキテクチャでは、メモリコントローラがXPUダイ上に配置され、貴重なシリコン面積を消費していました。しかし、NVHBMは、NVIDIAが将来のGPUに採用する予定の技術と同じ基盤で構築されており、NVIDIA独自のメモリコントローラをHBMベースダイに統合しています。
このアーキテクチャの革新により、NVHBMは標準的なHBM4Eと比較して、最大30%高いメモリ帯域幅、15%低いHBM消費電力、そしてXPU演算ダイ上の面積を最大25%解放することを実現します。 NVIDIAは、複数のメモリプロバイダから入手可能な標準NVHBM実装を確立しており、これにより、複数のサプライヤーにわたるメモリの統合と認定に必要なエンジニアリング作業が削減され、NVLink Fusionの顧客はカスタムAIチップをより迅速に市場に投入できるようになります。 このメモリ技術の進化は、兆パラメータ規模のモデルやエージェントAIなど、メモリ性能に大きく依存する現代のAIワークロードにおいて、極めて重要な意味を持ちます。
開発者・エンジニア視点での考察
-
カスタムAIチップ開発における設計リスクと市場投入期間の短縮: NVLink Fusionは、ハイパースケーラーやAIイノベーターが、ネットワーキング、冷却、電源といったラック規模のインフラ全体を一から設計することなく、カスタムシリコンをNVIDIAの確立されたAIインフラに統合することを可能にします。これにより、開発の複雑性が劇的に軽減され、関連する設計リスクが低減されるとともに、市場投入までの時間を大幅に短縮できます。
-
異種混在コンピューティング環境における統一的アーキテクチャの活用: NVLink Fusionは、NVIDIA GPU、カスタムASIC、サードパーティ製CPUといった様々なXPUに対して、標準化された高帯域幅のインターコネクトを提供します。開発者は、単一の高性能ファブリックをターゲットにソフトウェアを開発できるため、異種混在AIワークロード向けの開発が簡素化され、最適なデータフローと性能が保証されます。
-
NVHBM最適化によるAIモデル性能と電力効率の最大化: NVHBMのアーキテクチャは、メモリコントローラをHBMベースダイにオフロードし、帯域幅と効率を向上させることで、メモリバウンドなAIモデルの性能上限と運用コストに直接的な影響を与えます。開発者は、大規模モデルでより高いスループットを期待でき、これまでメモリ帯域幅や電力制約により実現が困難だった、より複雑なAIモデルの設計が可能になるでしょう。
Source / 元記事
この記事について
この記事は、公開されているニュース、論文、公式発表、RSSフィードなどをもとに、AIが要約・補足調査・考察を行って作成しています。
元記事の完全な翻訳・逐語的な要約ではなく、AIによる背景説明や開発者向けの考察を含みます。
重要な技術仕様・価格・提供状況などは、必ず元記事または公式情報をご確認ください。
