Synopsys、Samsung Foundryの先端プロセスにおけるAIおよびマルチダイ設計の性能・電力効率を飛躍的に向上
Synopsysは、Samsung Advanced Foundry Ecosystem (SAFE) Forum 2026において、Samsung Foundryとの連携をさらに強化し、AIおよびマルチダイ設計における電力効率と性能の向上を目的とした一連の技術的進展を発表しました。この協業は、AI駆動型EDAツール、認定インターフェースIP、およびシリコン検証済みのテスト機能の拡大に焦点を当てており、顧客が差別化されたAIおよびマルチダイ設計をより迅速に、かつ高い品質で市場に投入することを可能にします。
AI駆動型EDAによる先端プロセス最適化
Synopsysは、Samsung Foundryの第2世代および第3世代2nmクラスプロセス、ならびに4nmクラスプロセス向けに、AIを活用したデジタルおよびアナログ設計フローの生産準備を完了しました。これらのフローは、Design Technology Co-Optimization (DTCO) イニシアチブを通じて、合成、レイアウト、およびサインオフにおいて、電力・性能・面積 (PPA) の大幅な向上を実現しています。
具体的には、SynopsysのAI駆動型EDAスイートであるSynopsys.ai™が、高効率な標準セル空間利用のためのハイパーセル対応と共に、Samsung FoundryのSF2Pプロセスで認定されています。これにより、顧客は最先端のSamsung Foundryノードへの移行を迅速かつ確実に行うことができます。Synopsys Fusion Compiler™は、第3世代2nmクラスプロセスにおいて、第2世代と比較して顧客検証済みの電力および性能の改善を提供しています。 さらに、Synopsys TestMAX™はAI支援型ATPG (自動テストパターン生成) 技術 (TSO.ai) を活用し、SoCおよびマルチダイ設計における欠陥カバレッジを維持しつつ、テストパターンとテストサイクルを最大20%削減することが可能です。 また、Synopsys PrimeShield Process Sensitivity AnalysisとPVT Explorerは、サインオフ時の設計固有の最適化とエンジニアリング変更命令 (ECO) の決定を支援し、最大2.7%の周波数向上を5%のリーク電流劣化に抑えることを実現しています。
マルチダイ設計の複雑性克服と3DICコンパイラ
半導体業界がモノリシックチップ設計からマルチダイアーキテクチャへと移行する中、SynopsysとSamsung Foundryは、スケーラブルな3Dマルチダイ設計の実現に向けて協力しています。 Synopsys 3DIC Compilerは、統合された探索からサインオフまでを網羅するプラットフォームとして、この複雑な課題に対応します。このプラットフォームは、Hybrid Copper Bonding (HCB) 3Dテストチップ上で検証されており、計画、実装、およびマルチフィジックス解析を統合し、SamsungのHCB技術を用いた3DICソリューションにおける、演算、メモリ、および先進パッケージングシステム間のコ・オプティマイゼーションを可能にします。
マルチダイ設計では、ダイ間の接続性、先進パッケージング、さらにはマルチフィジックス（熱挙動、信号および電力完全性）の影響を考慮する必要があります。Synopsys 3DIC Compilerは、これらのシステムレベルの制約を初期段階の計画から考慮に入れることで、複雑なスタックドダイシステムにおけるリスクを低減し、予測可能性を向上させます。 これにより、設計チームは、AIおよび高性能コンピューティング (HPC) ワークロードが要求する膨大な計算密度と前例のないメモリ帯域幅を実現できるようになります。
広範なIPポートフォリオと検証済みテストフロー
設計リスクを低減し、市場投入までの時間を短縮するために、SynopsysはSamsung Foundryの先進プロセス向けに業界で最も広範なIPポートフォリオを提供しています。 このポートフォリオは、14nm、8nm、5nmクラスプロセスから、最新の4nmおよび第2世代2nmクラスプロセスまでをカバーし、高性能コンピューティング、民生用電子機器、モバイルデバイス、エッジAI、車載用アプリケーションなど、幅広い分野のアプリケーションをサポートします。
具体的には、224G、UCIe、PCIe 7.0、MIPI、LPDDR6X、USB4などのインターフェースIPに加え、組込みメモリ、ロジックライブラリ、GPIO、セキュリティIP、Silicon Lifecycle Management (SLM) IPが含まれています。 これらの高品質で認定されたIPは、顧客が最先端の設計においてIP統合リスクを最小限に抑え、シリコン成功への低リスクパスを提供します。
また、SynopsysとSamsung Foundryは、AIを活用したテスト技術を通じて、設計品質と効率性を向上させています。シリコン検証済みの設計テスト容易化 (DFT) および製造テスト手法を適用することで、テストコストを削減し、先進プロセスノードにおける設計のテスト品質を改善しています。 これには、ダイおよびマルチダイレベルでの物理的に認識されたテストと故障診断が含まれ、テスト品質と故障解析のターンアラウンドタイムを向上させます。
開発者・エンジニア視点での考察
-
AIを活用したDTCOの深化と設計探索空間の拡大: SynopsysのAI駆動型EDAツール、特にFusion CompilerとSynopsys.aiスイートによるDTCOの進化は、開発者が従来の手法では実現不可能だった広大な設計空間を探索し、PPAの最適解を迅速に見つけ出すことを可能にします。これは、AIチップのような性能要件が厳しい設計において、設計サイクルの短縮と同時に、より優れたアーキテクチャの発見に直結し、イノベーションを加速させるでしょう。
-
マルチダイ統合におけるシステムレベル分析の重要性: モノリシックからマルチダイへの移行は、単一チップ内のPPA最適化だけでなく、ダイ間接続、先進パッケージング、熱、電力供給、信号完全性といったマルチフィジックス的な相互依存性に対するシステムレベルでの深い理解と最適化を不可欠とします。Synopsys 3DIC Compilerのような統合プラットフォームは、これらの複雑な要素を設計の早期段階から包括的に分析・最適化する能力を提供し、AIアクセラレータやHPCシステム開発において、設計予測可能性と信頼性を大幅に向上させる鍵となります。
-
テスト効率向上とAIによる品質保証の新たなアプローチ: AI支援型ATPGを備えたSynopsys TestMAXによるテストサイクル最大20%削減は、複雑なSoCやマルチダイAIチップの検証コストと時間を劇的に削減します。同時に、故障カバレッジを維持し、シリコン検証済みのテスト手法を採用することで、市場投入までの期間を短縮しながら、最終製品の品質と信頼性を高める新たな品質保証のアプローチを開発者に提供します。これは、特に車載用AIなど、高い信頼性が求められる分野で極めて重要です。
Source / 元記事
この記事について
この記事は、公開されているニュース、論文、公式発表、RSSフィードなどをもとに、AIが要約・補足調査・考察を行って作成しています。
元記事の完全な翻訳・逐語的な要約ではなく、AIによる背景説明や開発者向けの考察を含みます。
重要な技術仕様・価格・提供状況などは、必ず元記事または公式情報をご確認ください。
